DÍA 342 DE 365

Fase 5: Diseño Industrial y Hardware

📖 Teoría a Estudiar

El Camino de Retorno (Return Path) y la EMI

Un ingeniero novato asume que la corriente fluye de VCC al componente, y luego mágicamente "desaparece" en la Tierra (GND). En la realidad física de un PCB, toda la corriente debe volver exactamente a su fuente de origen en un lazo cerrado. La pregunta crítica de compatibilidad electromagnética (EMC) es: ¿Por dónde regresa?

Cálculos de Trazas: Estándar IPC-2221

Tu máquina maneja electroválvulas industriales de Gas LP. Estas bobinas consumen entre 1.5A y 3A a 24V. Si trazas una pista en KiCad con el grosor por defecto (0.25mm), la pista actuará como un fusible, se calentará a 150°C y quemará tu fibra de vidrio (FR4). En la tesis, debes demostrar que usaste la fórmula del estándar IPC-2221 para calcular el área de sección transversal requerida para que el aumento de temperatura ($\Delta T$) no supere los 10°C.

ANÁLISIS EMC: STACK-UP DE 4 CAPAS Y TRAYECTORIA DE RETORNO (RETURN PATH) ESTRUCTURA 4-LAYER PCB (FR4) L1: TOP SIGNAL (Microcontrolador) Prepreg (Dielectrico muy delgado, ~0.2mm) L2: SOLID GROUND PLANE (GND) Core (Núcleo FR4, ~1.2mm) L3: POWER PLANE (3.3V / 24V) L4: BOTTOM SIGNAL (Baja velocidad) Acoplamiento Fuerte (Minimiza el bucle de radiación EMI) VISTA TOP: EL ERROR DEL SPLIT PLANE Capa L2 (GND) SPLIT EN EL PLANO (Ej: Separación Analógica/Digital mal hecha) MCU ESP32 Traza UART 115200 bps (L1) ¡ANTENA DE BUCLE CREADA! El retorno HF da un rodeo masivo. Falla la certificación CE/FCC.

⚙️ Procedimiento Práctico: Justificación del Stack-up

Paso 1: Por qué abandonar las tarjetas de 2 capas.
En la tesis, justificarás el salto de una PCB barata de 2 capas (Top y Bottom) a una de 4 capas. En 2 capas, el plano de tierra se recorta (se vuelve un "queso gruyere") cada vez que cruzas una pista, obligando a las corrientes de retorno a crear bucles radiactivos. En 4 capas, dedicas la **Capa 2 exclusivamente a ser un Plano de Tierra Sólido ininterrumpido**, lo que reduce la emisión EMI y actúa como disipador térmico masivo para tus reguladores de 5V y 3.3V.

Paso 2: Capacitores de Desacoplamiento Térmico/Eléctrico.
Los microcontroladores consumen energía en picos abruptos (cada ciclo de reloj). La fuente principal está demasiado lejos (inductancia parásita) para responder a tiempo. Documentarás el cálculo y posicionamiento de capacitores cerámicos de `100nF` ubicados a menos de 2 milímetros de los pines VDD del STM32, actuando como reservas locales de energía.

💻 LaTeX: Documentación Matemática (Cálculo de Trazas IPC-2221)

A continuación, escribimos el bloque fuente en LaTeX para tu Tesis (Capítulo 3). En lugar de código C, mostramos cómo plasmar las fórmulas normativas con rigor académico para justificar el grosor de las pistas del Relé de Gas.


% =========================================================================
% Archivo: capitulo3_desarrollo_pcb.tex
% Sección: Cálculos de Ingeniería de Circuitos Impresos (Hardware Design)
% =========================================================================

\section{Diseño Físico y Análisis Electromagnético de la PCB}

Para garantizar la integridad estructural y la seguridad frente a riesgos de
incendio (Compliance NOM-005 / UL), el enrutamiento de las pistas de potencia
hacia las electroválvulas de 24V se calculó rigurosamente utilizando la norma
del \textit{Institute for Printed Circuits} (IPC-2221).

\subsection{Cálculo de Área Transversal de Trazas de Potencia}
Las electroválvulas mecánicas despachadoras de Gas LP presentan un consumo de
corriente sostenida $I_{max} = 2.5 \text{ A}$. El objetivo de diseño exige que 
el incremento térmico ($\Delta T$) de las pistas no exceda los $10^\circ C$ 
respecto a la temperatura ambiente interior del gabinete encapsulado.

De acuerdo a la norma IPC-2221, el área de sección transversal requerida $A$ 
(en mils cuadrados) se calcula mediante la relación empírica:

\begin{equation} \label{eq:ipc2221_area}
A = \left( \frac{I}{k \cdot \Delta T^{0.44}} \right)^{\frac{1}{0.725}}
\end{equation}

Donde:
\begin{itemize}
    \item $I = 2.5 \text{ A}$ (Corriente máxima).
    \item $\Delta T = 10^\circ C$ (Aumento de temperatura máximo permitido).
    \item $k = 0.048$ (Constante térmica para pistas en la capa externa \textit{Top Layer}).
\end{itemize}

Sustituyendo los valores:
\begin{equation}
A = \left( \frac{2.5}{0.048 \cdot 10^{0.44}} \right)^{\frac{1}{0.725}} \approx 72.82 \text{ mils}^2
\end{equation}

Para calcular el ancho de pista $W$ (en mils) necesario utilizando un espesor de
cobre estándar industrial de 1 onza ($1 \text{ oz/ft}^2 \approx 1.37 \text{ mils}$ o $35 \mu m$):

\begin{equation}
W = \frac{A}{T} = \frac{72.82 \text{ mils}^2}{1.37 \text{ mils}} = 53.15 \text{ mils}
\end{equation}

\textbf{Conclusión de Diseño:} El ancho calculado es de $53.15 \text{ mils}$ 
($\approx 1.35 \text{ mm}$). Por razones de robustez industrial (Design Margin), 
todas las pistas de la etapa de actuación de gas se rutean en KiCad a un 
mínimo de $\mathbf{2.0 \text{ mm}}$, asegurando que la PCB opere completamente 
fría incluso en condiciones de rotor bloqueado en la válvula.

\subsection{Integridad de Señal y Planos de Tierra Sólidos (EMC)}
Las señales de alta frecuencia (como el reloj del bus SPI del controlador LCD y el 
UART del ESP32 a 115200 bps) generan frentes de onda (Rise Times) abruptos. En este 
espectro de frecuencia, la corriente de retorno no sigue el camino de menor resistencia,
sino el camino de \textbf{menor inductancia}. 

Para evitar la generación involuntaria de antenas de cuadro (\textit{Loop Antennas}) que 
violen los límites de emisión radiada de la FCC/CE, se justificó económicamente 
la migración de una PCB de 2 capas a una arquitectura (\textit{Stack-up}) de 4 capas.
La Capa 2 (L2) adyacente a la capa de señal superior (L1) se reserva íntegramente como
un plano de cobre sólido (\textit{Solid Ground Plane}) referenciado a $0V$. Esto
asegura que toda señal digital de alta velocidad encuentre su trayectoria de retorno 
exactamente debajo de su propia traza geométrica.
        

🚀 Avance del Proyecto Tesis: Despachador de Gas LP

Objetivo del día: Demostración de Rigor Ingenieril y Defensa de Decisiones de Hardware.

Muchos tesistas y profesionales júnior fallan porque su documentación de hardware se resume a: "Conecté el pin 3 a la válvula y la alimenté a 24V". Un sinodal o un auditor de certificación (UL/CE) destrozaría ese documento en un segundo preguntando: "¿Y cómo sabes que la pista no se va a derretir? ¿Cómo garantizas que el reloj del microcontrolador no va a interferir con la radio de la patrulla de policía que pase por la calle?"

Al introducir el **Cálculo de Área Transversal de IPC-2221** en el Capítulo 3 de tu tesis, has transformado un dibujo en KiCad en una prueba matemática de seguridad industrial (Fire Safety). Al explicar el fenómeno de las **Corrientes de Retorno de Alta Frecuencia (Return Path)** y la necesidad de un **Stack-up de 4 capas** sin cortes en la Capa 2 (GND), demuestras un nivel de maestría en **Compatibilidad Electromagnética (EMC/EMI)** que la mayoría de los ingenieros solo aprenden tras años en la industria automotriz o aeroespacial. Has demostrado que tu diseño no solo es funcional, sino que es legalmente fabricable y certificable a nivel mundial.

📝 Resumen del Día