Un diseño "Plano" (Flat Design) consiste en poner todos tus componentes en una sola hoja. Para interconectarlos usas cables largos o Etiquetas Globales (Global Labels). El problema de las Etiquetas Globales es que son como las variables globales en C: cualquiera puede leerlas y escribirlas. Si usas la etiqueta `RX_UART` en el módulo GPS y también en el módulo ESP32, has creado un cortocircuito lógico invisible.
El Diseño Jerárquico obliga a usar una Hoja Raíz (Root Sheet). Esta hoja no contiene resistencias ni capacitores; contiene Bloques (Sub-Sheets). Cada bloque representa un circuito aislado guardado en su propio archivo .kicad_sch (ej. 01_Power.kicad_sch, 02_STM32.kicad_sch). Las señales solo pueden entrar y salir de estos bloques a través de Pines Jerárquicos (Hierarchical Pins), funcionando exactamente como los parámetros de entrada y salida de una función en C.
Paso 1: Crear el Lienzo Maestro. Abre un proyecto nuevo en KiCad. El primer esquemático que aparece es tu Hoja Raíz. No pongas resistores aquí. Déjala limpia.
Paso 2: Crear las Hojas Jerárquicas (Sub-Sheets).
S (Add a hierarchical sheet).Fuente_Poder (El nombre lógico que verás en el bloque).01_power.kicad_sch (El nombre del archivo en tu disco duro).02_mcu.kicad_sch), las comunicaciones (03_comms.kicad_sch) y las salidas de relé (04_io.kicad_sch).Paso 3: Definir los Puertos dentro de las Sub-Hojas.
02_mcu para entrar en esa hoja.PA2 (UART TX), en lugar de usar una etiqueta global (Ctrl+L), presiona la tecla H para añadir una Etiqueta Jerárquica (Hierarchical Label).MCU_TX y dale la dirección de "Salida" (Output). Haz lo mismo con MCU_RX como "Entrada" (Input).Paso 4: Importar y Cablear en la Raíz.
02_mcu y selecciona "Import Sheet Pin". Mágicamente aparecerán los pines MCU_TX y MCU_RX en los bordes de tu rectángulo.W) conectando el MCU_TX del bloque STM32 al ESP_RX del bloque del módem. ¡Has creado una conexión explícita y documentada!Objetivo del día: Arquitectura Modular de Hardware y Control de Versiones.
¿Por qué los ingenieros senior se obsesionan con el Diseño Jerárquico? Por el Trabajo en Equipo y el Control de Versiones (Git). Si tienes a tu ingeniero de potencia trabajando en la etapa de 24V y a tu ingeniero digital trabajando en el ruteo del STM32, un diseño plano causará "Conflictos de Fusión" (Merge Conflicts) diarios en el archivo `.kicad_sch`, destruyendo el trabajo de ambos.
Al implementar el Root Sheet Diagram, has particionado tu hardware igual que tu firmware C. El archivo `01_power.kicad_sch` es independiente del archivo `02_mcu.kicad_sch`. Si la próxima semana decides reemplazar el módulo ESP32 por un Módem Celular BG95-M3, simplemente eliminas la hoja `03_comms` y creas una nueva. Los pines jerárquicos te obligarán a cumplir con el contrato de interfaz: el nuevo bloque celular TENDRA que proveer un pin de RX y un pin de TX para conectarse a tu diagrama maestro. Este es el secreto para escalar diseños a certificaciones ISO y UL sin perder la cabeza.
GND, +5V, +3V3) e interfaces de bus maestro (I2C o SPI global).SPI_MOSI, SPI_MISO, SPI_SCK agrupadas como SPI_BUS[0..2]), manteniendo el diagrama de arquitectura inmaculadamente limpio.